Test e debug di conformità della memoria DDR e LPDDR
Stabilire il funzionamento di base, controllare i segnali e convalidare le risposte è fondamentale durante l'accensione della scheda. Ciò significa sapere se i segnali sembrano corretti, se i segnali stanno comunicando, se il bus di comando è operativo, le impostazioni di tensione e temporizzazione sono nella giusta entità di errore, i canali mostrano sia i pacchetti di lettura che quelli di scrittura. Questi primi passaggi sono fondamentali e richiedono strumenti semplici e dedicati, creati appositamente per questa fase di progettazione della memoria. Questa non è conformità, è molto di più.
- I segnali in uscita dalla DRAM (lettura) o dal controller (scrittura) sembrano corretti?
- I dettagli sulla tensione iniziale e sui tempi sono nelle posizioni giuste?
- Il bus di comando comunica correttamente?
Ridurre al minimo l'impatto della sonda e dell'interpositore sul progetto è fondamentale per massimizzare la qualità del segnale DDR nell'oscilloscopio. Teledyne LeCroy Sonde serie DH sono sonde attive a basso rumore e basso carico con punte saldate e adattatori QuickLink. Un interpositore può migliorare ulteriormente la qualità del segnale posizionando il punto di test vicino alla sfera della DRAM. Quindi, la combinazione sonda e interpositore può essere separata con Virtual Probe.
JEDEC richiede che le misurazioni DDR vengano eseguite sulla sfera della DRAM (BGA) o sulla posizione di test n. 1 nell'immagine. Se la posizione della sonda è attualmente al numero 2 (interposer) o al numero 3 (mid-bus o presso un VIA), la posizione della sonda può essere spostata virtualmente prima di iniziare la convalida o le misurazioni DDR.
- Il de-embedding dei file di parametri S .2SP, .3SP e .6SP tiene conto dei punti T con interpositori e montanti.
- Il Virtual Probing può spostare il punto di sonda sul controller di memoria per analizzare i pacchetti di lettura stressati.
- Rimuovi i problemi causati dalle posizioni delle sonde sul bus centrale
Il rilevamento degli errori di configurazione, come i riflessi, può essere confuso con la qualità della progettazione DDR. Il Virtual Probe @ Receiver di Teledyne LeCroy può essere utilizzato per eliminare i riflessi e fornire un quadro migliore delle effettive prestazioni del progetto DDR.
- Rimuovi i problemi di terminazione con Virtual Probe al ricevitore (VP@RCVR).
L'analizzatore logico HDA125 di Teledyne LeCroy analizza digitalmente gli indirizzi dei comandi DDR e conserva i canali analogici dell'oscilloscopio per altri segnali. È possibile utilizzare la decodifica e il trigger del protocollo DDR su questi segnali rilevati digitalmente per isolare le attività DDR e i segnali di dati per un debug più rapido. L'analizzatore logico HDA125 supporta le linee di indirizzo CMD DDR8400 più elevate da 5 MT/s per la decodifica e il triggering.
- Solo le industrie decodificano e attivano fino a DDR5
- Decodifica la tabella della verità dei comandi di JEDEC
- Esegue una migliore separazione R/W, il bus di comando conosce le posizioni dei pacchetti
- Sovrapponi immagini R/W sui canali
La stabilità operativa della memoria DDR è ottimizzata quando tensioni, tempistiche e parametri dei pacchetti vengono adattati al loro massimo potenziale nel progetto. Teledyne LeCroy Kit di strumenti di debug DDR aiutarti a comprendere meglio il funzionamento DDR e a migliorare i tuoi test DDR.
Visualizzazione di scenari multipli
- Layout 4 situazioni di test uniche
- Confronti tra segnali prima e dopo
- De-incorporamento e originale
- Leggere e scrivere confronti con l'orologio stroboscopico
- Confronti di misurazione
Diagramma oculare, test con maschera e misurazioni specifiche JEDEC
- Toolkit utente interattivo
- Diagramma oculare e test con maschera
- Maschere JEDEC o personalizzate
- “Errori” sull’analisi della maschera
- Misurazioni specifiche della DDR
Massima precisione R/W
- Decodificare l'indirizzo del comando
- Scopri esattamente dove si verificano le attività di ricerca e scrittura
- Analizzatore logico esterno aggiornabile
- Carico di capacità più basso
(6 volte inferiore rispetto alla concorrenza)
Scopri di più
Ridurre le incoerenze
- Stessa configurazione, ogni volta
- Salva e richiama le configurazioni
- Schemi di collegamento
- Analizza gli errori in Debug Toolkit
Gli ultimi requisiti JEDEC
Copertura completa dell'automazione di JEDEC.
- Copertura rapida dei test automatizzati
- Test completo presso DRAM BGA
- Misura segnali CLK, DQS, DQ, CA
Salva rapporti
Salva rapidamente il tuo lavoro in tutte le fasi del tuo percorso di test e progettazione.
- Passare o fallire i risultati della misurazione
- Salva report HTML o PDF
- Immagini dello schermo con annotazioni
Aggiornamenti e aggiunte di novembre 2023
- Miglioramenti del flusso di lavoro dell'interfaccia utente più semplice per DDR Toolkit
- Nuova scheda Bus CMD e decodifica
- Nuova selezione protocollo/maschera, impostazione automatica, separazione R/W
- Aggiunto supporto LPDDR4X e test con maschera
- aggiunto WavePro Supporto HD per il kit di strumenti di debug LPDDR4/4X
- Aggiunto test di conformità QualiPHY per LPDDR4X
- Aggiunto test di conformità a livello di sistema QualiPHY DDR5
- Algoritmo LPDDR4/4X R/W riprogettato per segnali a tre livelli
- Nuova opzione pacchetto software: Ottieni contro tutti i QualiPHY e kit di strumenti di debug per LPDDR2/3/4/4X e DDR2/3/4/5
| Nome documento |
|
| Scheda tecnica DDR5
Testare tutte le fasi della progettazione per il livello di sistema DDR5 (al BGA). Questa scheda tecnica descrive gli strumenti realizzati per l'attivazione anticipata attraverso i test di conformità automatizzati QualiPHY. Eseguire misurazioni dello stile di debug e conformità delineate dal JEDEC. Leggi le informazioni sull'attrezzatura richiesta e le informazioni per l'ordinazione.
|
Datasheet
|
| Scheda tecnica DDR4/LPDDR4/LPDDR4X
La scheda tecnica QualiPHY (QPHY-DDR4) illustra le funzionalità di test, le informazioni per gli ordini e altro ancora per gli ingegneri interessati alla progettazione della memoria.
|
Datasheet
|
| Scheda tecnica DDR3/DDR3L/LPDDR3
La scheda tecnica QualiPHY (QPHY-DDR3) illustra le funzionalità di test, le informazioni per gli ordini e altro ancora per gli ingegneri interessati alla progettazione della memoria.
|
Datasheet
|
| Scheda tecnica del toolkit di debug DDR e LPDDR
DDR Debug supportava tutte le fasi di progettazione per DDR 2/3/4/5 e LPDDR2/3/4/4X e consente una risoluzione approfondita dei problemi.
|
Datasheet
|
| Scheda tecnica DDR2
La scheda tecnica QualiPHY (QPHY-DDR2) illustra le funzionalità di test, le informazioni per gli ordini e altro ancora per gli ingegneri interessati alla progettazione della memoria.
|
Datasheet
|
| Scheda tecnica LPDDR2
La scheda tecnica QualiPHY (QPHY-LPDDR2) illustra le funzionalità di test, le informazioni per gli ordini e altro ancora per gli ingegneri interessati alla progettazione della memoria.
|
Datasheet
|
Test della memoria DDR5 e separazione lettura-scrittura
Diventa un esperto nei test del livello fisico della memoria DDR per debug, conformità e convalida DDR
Unisciti a Teledyne LeCroy per questa serie di webinar di masterclass per apprendere le nozioni di base dei test DDR con oscilloscopi, inclusa la preparazione e le sfide comuni dei test, la differenza tra strumenti di test di conformità e debug e suggerimenti e tecniche pratici per aumentare l'efficienza della convalida DDR e applicare la corretta strumenti di debug.
Registrati per tutti
Parte 1 Fondamenti di test del livello fisico della memoria DDR
In questa sessione forniremo una panoramica delle interfacce DDR e delle sfide dei test. Particolare attenzione sarà prestata alle differenze tra i requisiti dei test di convalida e di conformità e alla verifica dell'efficacia ottimale.
Parte 2 Oltre i test di conformità DDR: utilizzo di strumenti di debug avanzati
In questa sessione esaminiamo gli ultimi requisiti dei test DDR e forniamo consigli pratici sulla risoluzione delle sfide dei test. Forniremo indicazioni su come testare secondo gli standard JEDEC più recenti e sull'uso corretto degli strumenti di debug per superare le sfide di test e convalida.
Parte 3 Suggerimenti e tecniche principali per eseguire sondaggi e test DDR migliori
In questa sessione spieghiamo in dettaglio come affrontare i problemi di connettività e di sondaggio del mondo reale che influiscono sulle capacità di misurazione DDR3/LPDDR3 e DDR4/LPDDR4. Forniremo esempi di cosa fare o non fare e verrà esaminata una lista di controllo per i test di pre-conformità.
Parte 4 Scenari di debug DDR e sondaggio virtuale
In questa sessione dimostriamo l'utilità dei pattern eye DDR necessari per testare ed eseguire il debug dei segnali DDR3/LPDDR3 e DDR4/LPDDR4 a velocità più elevata utilizzando esempi di debug DDR reali ed esempi di connettività specializzati.
Manuale di istruzioni DDR5
QualiPHY (QPHY-DDR5-SYS) Manuale di istruzioni per istruzioni passo passo su come utilizzare e testare lo standard DDR5.
Manuale di istruzioni DDR4/LPDDR4/LPDDR4X
QualiPHY (QPHY-DDR4) Manuale di istruzioni per istruzioni passo passo su come utilizzare e testare gli standard DRAM DDR4, LPDDR4, LPDDR4X.
Manuale di istruzioni DDR3/DDR3L/LPDDR3
QualiPHY (QPHY-DDR3) Manuale di istruzioni per istruzioni passo passo su come utilizzare e testare gli standard DRAM DDR3, DDR3L, LPDDR3.
Manuale di istruzioni del kit di strumenti di debug DDR e LPDDR
DDR Debug supportava tutte le DDR 2/3/4/5 e LPDDR2/3/4/4X/5 e consente la risoluzione di problemi difficili. Questo manuale ti aiuta a utilizzare lo strumento al massimo delle sue potenzialità
Manuale di istruzioni DDR2
QualiPHY (QPHY-DDR2) Manuale di istruzioni per istruzioni passo passo su come utilizzare e testare lo standard DRAM DDR2.
Manuale di istruzioni LPDDR2
QualiPHY (QPHY-LPDDR2) Manuale di istruzioni per istruzioni passo passo su come utilizzare e testare lo standard DRAM LPDDR2.